不用CoWoS也能上HBM!JEDEC发布SPHBM4新标准:内存迎来下调空间

技术支持 2026-09-27 05:15:22 197
并依赖台积电CoWoS等先进封装工艺。不用标准标准披露后,也迎下这种介于标准DRAM和顶级HBM之间的上内存技术恰好符合厂商的需求。

为弥补引脚减少带来的发布带宽损失,

而SPHBM4可以直接安装在成本更低的调空标准有机基板上,

7月9日消息,不用标准编号JESD330-4。也迎下大幅降低了封装门槛。上内存

容量方面可选用4至16层DRAM堆叠,发布单片密度24Gb或32Gb,调空而是不用标准在先进封装产能与成本双重承压下给行业多一个选择。但配以标准封装形态和一条更快的也迎下窄位宽512-bit接口。

SPHBM4规范支持的上内存传输速率范围约在22.4GT/s至46.0GT/s之间。SPHBM4不是发布来取代HBM4的,

传统HBM4接口拥有2048个数据信号引脚,调空

SPHBM4用标准有机基板替代昂贵的硅中介层,每引脚速率从约11Gbps提高到约44Gbps。传统HBM4必须通过昂贵的硅中介层与计算芯片连接,

需要注意的是,彻底摆脱对硅中介层和先进封装产能的依赖。理论峰值带宽约2.944TB/s。国际半导体标准组织JEDEC日前正式批准新一代高带宽内存标准SPHBM4,在46GT/s接口下,传统HBM路线依赖的CoWoS级先进封装产能和硅中介层技术,即HBM居高不下的封装成本。在国内供应链中仍是稀缺资源。而SPHBM4将其大幅削减至512个,

SPHBM4最大的变革在于封装方式。

该标准的核心思路是继续采用HBM4级别的DRAM裸片堆叠,SPHBM4对国内本土AI芯片产业具有特殊意义。减少幅度达75%。

值得一提的是,最大配置可达64GB单堆栈。目标直指AI算力芯片中最烧钱的一环,国内半导体厂商表现出极高兴趣,新标准将信号传输速率提升四倍,

本文地址:http://www.jimkresge.com/html/30d9099879.html
版权声明

本文仅代表作者观点,不代表本站立场。
本文系作者授权发表,未经许可,不得转载。